英特尔的Bohr认为，全球第一个32纳米的Westmere处理器将在其俄勒冈州的Hillsboro的DID工厂内进行量产。

        在英特尔的发展论坛IDF开会之前(2009,9月底) 出货32纳米处理器样品给客户进行测试，预示32纳米处理器已经进入量产前的验证阶段，并表示Q4全球第一家工厂将产生其销售额。

        Bohr表示，在DID工厂进行量产之后在Hillsboro的DIC厂在Q4也进行量产，紧接着在亚利桑那州的Chandler的Fab 32及新墨西哥州的Rio Rancho厂进行大量生产，并承诺将化费总计为70亿美元来支持改造升级现有的工厂进行32纳米处理器的量产。

        有关32纳米处理器的细节，包括准确的驱动电流测量，在PMOS的引变结构中锗的加入及其它关键等将在12月7-9日于巴尔的摩的英特尔IEDM会上提出讨论。

        Bohr同样谈到在CPU与SoC处理器间的差距正在缩小，在45纳米节点时，SoC工艺相比于CPU落后1年，而到32纳米時仅只有6个月。英特尔希望未来把这个差距缩短至3个月。

        英特尔此次釆用缩小间距0,7倍到112.5纳米，即一个接触点的中心到下一个中心的间距来测量。而替代过去依面积或者其上晶体管的尺寸来比较。今后的每个节点都必须引进新技术及新的材料。如在90及65纳米时功能的提高主要依赖引変硅技术的导入，而到45及32纳米时依赖于高k及金属栅。

        在源漏结构中首次引入栅电流增大的方法，如在PMOS中的SiGe，然后把多晶硅栅付蚀掉，并用金属栅来替代。此种多晶硅栅被付蚀掉的作用可以看作如同在PMOS晶体管中的沟道更加被压缩一样，使得PMOS的驱动电流与NMOS功能相接近。

        Bohr认为显然过于太强的引変层实际上会导致沟道晶格中的缺陷密度增加，所以不能把引变硅的势能完全耗尽。其主要的结果是缩小PMOS及NMOS的功能差异，另一个目的将在英特尔的IEDM会上讨论。

        在32纳米处理器制造中，英特尔首次使用193nm浸入式光刻机。Bohr认为浸入式光刻技术在下一代22纳米处理器时同样会使用。至于谈到是否 EUV光刻将用在15纳米使用时，Bohr回答EUV技术可能尚未准备好，至少在15纳米开初的试生产中。它补充道英特尔正努力延伸193nm浸入式光刻技术至15纳米工艺中。